화웨이테크놀로지스가 차세대 반도체 개발을 위한 새로운 스케일링 법칙과 칩 아키텍처를 공개했다. 회사는 이 방식이 2031년까지 1.4나노미터 공정 노드에 해당하는 트랜지스터 밀도 수준까지 칩 성능을 끌어올릴 수 있다고 설명했다.
2026년 5월 25일, 인베스팅닷컴의 보도에 따르면, 화웨이 과학자위원회 의장이자 반도체 사업부문 대표인 허팅보는 이날 상하이에서 열린 2026 IEEE 국제 회로 및 시스템 심포지엄에서 타우 스케일링 법칙(Tau Scaling Law)을 소개했다. 허팅보는 이 원리가 반도체와 전자 시스템의 다음 단계 발전을 이끄는 지침이 된다고 설명했다.
그는 화웨이가 지난 6년간 이 스케일링 법칙을 활용해 381개의 칩을 설계하고 양산했다고 밝혔다. 일반적으로 ‘스케일링’은 반도체에서 회로의 크기를 줄이면서 성능을 높이고 전력 효율을 개선하는 개념을 뜻한다. 다만 화웨이가 제시한 허의 법칙(Her’s Law)은 기존의 기하학적 소형화 대신 시간 스케일링을 대안으로 내세우는 점이 특징이다.
허팅보는 이와 함께 로직폴딩(LogicFolding) 아키텍처도 공개했다. 이 기술은 신호가 전달될 때 발생하는 저항성 및 용량성 부하를 줄이고, 트랜지스터 밀도를 높이기 위해 설계된 방식이다. 저항성 부하는 전류 흐름을 방해하는 요소를, 용량성 부하는 신호가 오갈 때 생기는 전하 저장 효과를 의미하며, 반도체 성능과 속도에 직접적인 영향을 준다.
허팅보는 화웨이의 새로운 기린(Kirin) 칩이 올해 말 출시될 예정이며, 로직폴딩 아키텍처를 처음 적용하는 제품이 될 것이라고 말했다. 기린 칩은 화웨이 스마트폰 등 소비자용 기기에 들어가는 핵심 반도체로, 이번 발표는 모바일 칩 성능 개선 전략의 일환으로 해석된다.
화웨이는 또 미국 엔비디아 등이 공급해온 국내 컴퓨팅 수요를 자체적으로 충족하기 위해 어센드(Ascend) AI 칩과 쿤펑(Kunpeng) 프로세서 개발도 확대하고 있다고 밝혔다. 인공지능 칩은 대규모 연산을 처리하는 데 쓰이며, 서버와 데이터센터, AI 학습과 추론 작업에서 핵심적인 역할을 맡는다.
회사는 2026년에 어센드 950 시리즈를 출시할 계획이며, 950PR과 950DT 모델이 포함된다. 이어 2027년에는 어센드 960, 2028년에는 어센드 970을 내놓을 예정이다. 이들 제품은 엔비디아와 어드밴스드 마이크로 디바이시스(AMD)의 AI 칩 출시 일정과 병행해 전개될 전망이다.
핵심 정리: 화웨이는 새로운 스케일링 법칙과 로직폴딩 아키텍처를 앞세워 반도체 소형화의 한계를 넘는다는 구상을 내놨으며, 이는 향후 AI 칩 경쟁과 국내 컴퓨팅 공급망에 적지 않은 영향을 미칠 수 있는 기술 전략으로 읽힌다.
