ST마이크로일렉트로닉스(STMicroelectronics N.V., 이하 ST)가 프랑스 중부 도시 투르(Tours) 공장에 6,000만 달러(약 820억 원) 규모의 자본을 투입해 차세대 패널 레벨 패키징(Panel-Level Packaging·PLP) 파일럿 라인을 구축하기로 결정했다.
2025년 9월 17일, 나스닥닷컴의 보도에 따르면, 이번 투자는 ST가 글로벌 생산 거점 재편 전략의 일환으로 추진하는 대규모 설비 현대화 프로그램에 포함돼 있다. 회사는 프랑스와 이탈리아에 걸쳐 첨단 제조 인프라를 확충하고 장기적인 부지 개발을 모색하고 있으며, 특히 투르 공장은 PLP 분야의 핵심 테스트베드로 자리매김할 전망이다.
신규 파일럿 라인은 2026년 3분기 가동을 목표로 하고 있다. 가동이 시작되면 ST는 전 세계 다품종·대량 생산 경험을 기반으로 PLP 양산 노하우를 확립하고, 이후 유럽 내 추가 생산 능력 확장 여부를 검토할 계획이다.
패널 레벨 패키징(PLP)이란 무엇인가?
PLP는 반도체 칩을 패키징할 때 웨이퍼(Wafer) 수준이 아닌 대형 패널 단위로 공정을 수행해 생산 효율·원가 절감·소형화를 동시에 달성하는 첨단 기술이다. 특히 ST가 연구 중인 직접 구리 인터커넥트(Direct Copper Interconnect·DCI) 방식은 종래의 와이어 본딩(wire bonding)
이나 솔더 범프(solder bump)
를 구리 배선으로 대체해 전기적 저항과 발열을 줄이고, 전력 손실을 최소화한다.
“PLP-DCI는 전기적 성능을 향상시키고 열 방출을 개선하는 동시에, 장치의 소형화를 지원하는 핵심 솔루션”1이라고 ST는 설명했다.
ST는 2020년부터 PLP-DCI 연구개발을 본격화했으며, 현재 말레이시아 쿠알라룸푸르에 위치한 자동화 라인에서 크기 700×700mm의 대형 패널로 하루 500만 개 이상의 패키지를 생산하고 있다. 투르 파일럿 라인이 가동되면 말레이시아 공정 데이터를 활용해 유럽에서도 동일한 품질·효율의 제조 체계를 갖출 수 있게 된다.
또한 ST는 프랑스 현지 연구개발 생태계와의 시너지를 강조했다. 특히 CERTEM 연구센터와의 협력으로 소재·공정·검사 분야 공동 연구를 확대하고, 향후 PLP 기술 표준화에도 기여한다는 구상이다.
시장·산업적 함의 및 전망
세계 반도체 시장에서 후공정(패키징·테스트)은 미세공정 한계와 칩렛(Chiplet) 트렌드의 확산으로 점차 중요성이 커지고 있다. PLP는 반도체 공급망 다변화와 원가 경쟁력 확보 측면에서 파운드리·패키지 업체가 주목하는 차세대 솔루션으로, 유럽이 관련 생산 능력을 확보한다는 점에서 전략적 의미가 크다.
이번 투자로 ST는 유럽 내 유일한 대규모 PLP 시험 라인을 확보해 전력반도체, 자동차용 마이크로컨트롤러(MCU), IoT 센서 등 자사 주력 제품군의 패키징 기술을 고도화할 수 있게 된다. 업계에서는 ST가 확보한 PLP-DCI 기술이 전력 효율과 집적도를 극대화해 전기차(EV) 전장 및 산업용 고전력 모듈 시장에서 경쟁 우위를 선점할 것으로 보고 있다.
한편, ST 주가는 뉴욕증권거래소(NYSE)에서 전일 대비 0.04% 하락한 27.23달러로 야간 거래를 마감했다. 이번 투자 발표가 장기적으로 실적 개선에 기여할 수 있을지 시장의 관심이 집중된다.
1) 인용문 출처: ST 2025년 9월 17일 공식 발표자료.
