인텔의 파운드리와 패키징 역량을 둘러싸고 대형 팹리스 고객들의 저울질이 이어지고 있으나, 시티(Citi)는 당분간 의미 있는 상업적 성과로 연결되기 어렵다는 관측을 내놨다다. 시티 분석가들은 퀄컴, 브로드컴, 애플 등 여러 대형 칩 설계사들이 인텔의 파운드리 및 패키징 기술을 검토하고 있는 정황이 있으나, 기술적 난제와 TSMC 대비 격차 탓에 실질적·대규모 수주로 이어질 가능성은 낮다고 밝혔다다.
2025년 11월 20일, 인베스팅닷컴의 보도에 따르면, 시티는 채용 공고 분석을 통해 시장 참여자들의 공급망 다변화 시도가 감지되지만, 현재로서는 인텔 파운드리 전략의 가시적 성과 창출을 기대하긴 어렵다고 진단했다다. 특히 전공정(웨이퍼 제조)보다 후공정(패키징) 위주의 논의가 많다는 점을 들어, 가격과 마진 구조 측면에서 수익 기여도가 제한적일 가능성에 무게를 뒀다다.
시티의 구체적 관찰에 따르면, 퀄컴의 일부 채용 공고에는 인텔의 EMIB(Embedded Multi-die Interconnect Bridge) 패키징 기술이 언급돼 있었다다. 이는 데이터센터용 ASIC주1 관련 작업을 염두에 두고 인텔의 패키징 역량을 평가하는 흐름으로 해석된다고 시티는 전했다다. 다만 시티는 이 경우에도 해당 사업 규모는 퀄컴 매출의 1% 미만에 그칠 것으로 보이며, 인텔 실적에도 유의미한 동력이 되긴 어렵다고 선을 그었다다.
또한 애플과 브로드컴의 유사한 채용 공고에서도 인텔의 패키징 공정이 거론된 것으로 나타났다다. 시티는 이들 세 기업에서의 잠재적 작업 범위가 패키징에 국한될 공산이 크다고 보며, 이는 통상적으로 전공정(파운드리) 대비 단가와 마진이 낮다는 점을 감안할 때, 대규모 실적 개선을 이끌 동력은 아닐 수 있다고 평가했다다.
정책·공급 환경이 만든 ‘패키징 다변화’라는 해석도 제시됐다다. 시티는 기업들이 패키징 공급처 다변화를 모색하는 배경으로, 미국 CHIPS and Science Act에 따른 국내 반도체 생산능력 확대 정책 기조와, TSMC의 CoWoS 패키징 공급 타이트함을 함께 지목했다다. 이는 인텔 선호로의 구조적 전환이라기보다, 정책 유인과 공급 병목에 따른 실무적 옵션 확대로 보는 것이 타당하다는 설명이다다.
시티는 아울러, 업계 피드백을 인용해 엔비디아가 기술적 문제를 이유로 인텔과의 한 패키징 프로젝트를 포기한 사례를 거론하며, 인텔 파운드리 전략의 동력 확보가 여전히 쉽지 않다고 평가했다다. 시티는 “인텔은 TSMC에 비해 여전히 수년 뒤처져 있다”고 지적하며, 인텔에 대한 매도(Sell) 의견을 재확인했고, 퀄컴에 대해서는 중립(Neutral) 의견을 유지했다다.
핵심 논지: “인텔의 패키징·파운드리 기회는 단기적으로 제한적이며, TSMC 대비 기술 격차가 여전히 크다.”
용어 해설과 맥락
EMIB주2는 여러 개의 칩(다이)을 짧고 고대역 인터커넥트로 연결해 하나의 패키지 안에서 성능·대역폭을 극대화하는 인텔의 패키징 기술이다다. CoWoS주3는 TSMC의 고대역 2.5D/3D 패키징 기술로, 고성능 컴퓨팅(HPC)과 AI 가속기 수요 급증으로 공급이 타이트해진 상태로 알려져 있다다. ASIC주1은 특정 용도에 최적화된 주문형 칩으로, 데이터센터·통신·가속 영역에서 성능과 전력 효율을 위해 널리 활용된다다.
일반적으로 전공정(파운드리)은 웨이퍼 제조·미세공정을 포함해 높은 진입장벽과 높은 가격·마진 구조를 형성하는 반면, 후공정(패키징)은 칩을 기판에 실장하고 칩 간 연결을 구현하는 단계로, 첨단 패키징의 중요성이 커지고 있음에도 상대적으로 가격과 마진이 낮다는 평가가 많다다. 이번 시티의 분석은 대형 고객사들의 움직임이 주로 패키징 국면에 머무르고 있음을 짚어, 매출 임팩트의 한계를 강조한 셈이다다.
해석과 시사점
첫째, 수요 측면에서 고성능 AI·HPC의 급증은 첨단 패키징 공급 병목을 초래해 고객사들이 대체 공급원을 수시로 탐색하게 만든다다. 이번 채용 공고 단서는 그러한 탐색 과정의 일환으로 읽힌다다. 그러나 시티의 견해처럼 해당 활동이 대규모 웨이퍼 위탁생산 전환으로 곧장 이어지지 않는다면, 인텔 파운드리의 점유율 상승은 단기간에 가시화되기 어렵다다.
둘째, 공급 측면에서 TSMC CoWoS의 타이트함이 완화되지 않는다면, 패키징 다변화의 필요는 지속될 수 있다다. 그럼에도 단가·마진 구조를 감안하면, 패키징 수주만으로는 인텔의 재무 레버리지에 크고 즉각적인 변화를 주기 어렵다다. 이는 기술 성숙도와 생태계 신뢰를 바탕으로 한 전공정 대형 고객 확보가 여전히 관건임을 뜻한다다.
셋째, 정책 변수로서 CHIPS and Science Act는 미국 내 제조 인센티브와 보조금을 통해 공급망 재배치를 촉진하고 있다다. 이는 패키징 역량의 지역 다변화를 구조적으로 지지하지만, 기업들은 기술 성숙도·원가·리스크의 균형을 따져 점진적·선별적으로 물량을 배분할 가능성이 크다다.
결론적으로, 시티는 인텔이 TSMC에 ‘수년 격차’가 있다는 업계 평가와 엔비디아 프로젝트 철회 사례를 근거로 보수적 시각을 유지했다다. 현 시점에서 드러나는 정황은 패키징 단위의 시험·평가 성격이 강하며, 퀄컴 매출의 1% 미만으로 추정되는 잠재 규모를 고려할 때, 인텔 실적의 구조적 전환을 논하기엔 이르다는 진단이다다.
주1) ASIC: Application-Specific Integrated Circuit, 특정 용도 맞춤형 반도체.
주2) EMIB: Embedded Multi-die Interconnect Bridge, 다이 간 고대역 연결을 위한 인텔 패키징 기술.
주3) CoWoS: Chip-on-Wafer-on-Substrate, TSMC의 고대역 2.5D/3D 패키징 공정.
